楷登电子（美国 Cadence 公司）今日宣布，凭借Cadence Protium S1 FPGA原型验证平台，晶晨半导体（Amlogic）成功缩短其多媒系一切级芯片（SoC）设计的上市时光。基于Protium S1平台，晶晨加快实现了软/硬件（HW/SW）集成流程，上市时光较传统软硬件集成工艺缩短 2 个月。如需懂得Protium S1 FPGA原型设计平台的具体内容，请拜访www.cadence.com/go/protium-s1。
       晶晨是Protium S1平台测试的早期介入者之一，时代受益于平台独有的设计实现和原型验证加快才能，可以比以往更早启动SoC设计的软件开辟。同时，平台助设计师加快Linux和安卓操作体系的启动速度，并在一天内完成安兔兔评测（AnTuTu benchmark）。
      “应用Protium S1平台，我们可以同时履行多个设计实例，进步临盆力”，晶晨半导体软件工程总监Jerry Cao表示。“此外，该平台与Cadence Palladium Z1企业级硬件仿真加快器共享同一个通用编译流程，我们可以充分应用现有Cadence验证情况，保持平台间的功能一致性，进一步进步效力。”
       Protium S1 FPGA原型验证平台是助用户实现早期软件开辟的下一代平台，初始启动（bring-up）时光较传统FPGA原型设计平均缩短80%。Protium S1平台是Cadence验证套件的全新产品，周全相符Cadence的“体系设计实现”立异计谋。该计谋旨在协助体系和半导体企业以更高的效力打造具有竞争力的终端产品。